SR-LATCH

Disusun untuk memenuhi tugas praktikum Elektronika Digital Lanjut

Oleh

Abdul Rozak Ainurrofiq

221344033

2B-TNK



Tanggal Percobaan: Selasa, 22 Agustus 2023

Tanggal Penyerahan: Selasa, 29 Agustus 2023

Instruktur: 1. Ferry Satria, BSEE., M.T.

2. Rahmawati Hasanah, S.ST., M.T.

PROGRAM STUDI D4 TEKNIK TELEKOMUNIKASI

JURUSAN TEKNIK ELEKTRO

POLITEKNIK NEGERI BANDUNG

2022-2023

KETERANGAN

1. Kelompok : 3
2. Judul Praktek : SR-Latch
3. Tanggal Praktek : 22 Agustus 2023
4. Tanggal Pengumpulan Laporan : 29 Agustus 2023
5. Nama Praktikan : Abdul Rozak Ainurrofiq
6. Nama Partner : Lastmi Cahyani
7. Nama Dosen : Ferry Satria, BSEE., M.T.
   Rahmawati Hasanah, S.ST., M.T.

DAFTAR ISI

KETERANGAN 2
DAFTAR ISI.....3
A. MAKSUD DAN TUJUAN PERCOBAAN 4
B. DASAR TEORI.....4
C. ALAT DAN BAHAN YANG DIPERGUNAKAN 6
D. LANGKAH KERJA DAN RANGKAIAN PERCOBAAN.....6
E. SOAL DAN HASIL PERCOBAAN 8
F. ANALISA DATA.....11
G. KESIMPULAN 17
H. SARAN.....18
I. DAFTAR PUSTAKA.....19

A. MAKSUD DAN TUJUAN PERCOBAAN

1. Mahasiswa dapat merangkai dan memahami cara kerja rangkaian SR-Latch menggunakan 2 buah gerbang NOR
2. Mahasiswa dapat merangkai dan memahami cara kerja rangkaian SR-Latch menggunakan 2 buah gerbang NAND
3. Mahasiswa dapat merangkai dan memahami cara kerja rangkaian SR-T-Latch menggunakan enable (NOR)
4. Mahasiswa dapat merangkai dan memahami cara kerja rangkaian SR-T-Latch menggunakan enable (NAND)

B. DASAR TEORI

Flip-Flop (FF) atau **latches** adalah suatu rangkaian digital yang memiliki dua keadaan logik dengan output yang satu dan lainnya saling berlawanan. Flip-Flop digunakan sebagai elemen penyimpanan data sementara. Penyimpanan data ini digunakan untuk menyimpan state (keadaan) yang merupakan bentuk dasar dari memory.

Suatu flip-flop dikatakan keadaan dalam keadaan set (preset) jika output Q berlogic 1 dan $\overline{Q}$ berlogic 0.

Suatu flip-flop dikatakan keadaan dalam keadaan reset (clear) jika output Q berlogic 0 dan $\overline{Q}$ berlogic 1.

SR-Latch

Kelemahan SR Flip-Flop yaitu adanya keadaan illegal.

SR-FF mempunyai 4 kemungkinan keadaan output:

Keadaan Set → apabila keadaan output $Q = 1$ dan $\bar{Q} = 0$

Keadaan Reset → apabila keadaan output $Q = 0$ dan $\bar{Q} = 1$

Keadaan Memory → apabila keadaan outputnya sama dengan keadaan output sebelumnya (mempertahankan keadaan set atau reset)


Keadaan illegal (avoid) → Keadaan ini tidak diinginkan karena kedua output mempunyai keadaan logika yang sama

Berikut merupakan macam-macam rangkaian SR Flip-Flop:

a. Rangkaian SR Flip-Flop dengan 2 buah gerbang NOR

Rangkaian ini bersifat active HIGH. Sifat NOR yaitu dominan 1 sehingga jika salah satu input berlogic 1 maka dipastikan output akan berlogic 0. Dan jika semua input berlogic 0 maka outputnya berlogic 1.

Rangkaian: **Tabel Kebenaran:**




S	R	Q_{n+1}	$\overline{Q}_{n+1}$	
0	0	Q_n	$\overline{Q}_n$	→ Keadaan Memory
0	1	**0**	**1**	→ Keadaan Reset (Clear)
1	0	**1**	**0**	→ Keadaan Set (Preset)
1	1	**0**	**0**	→ Keadaan Illegal (Avoid)

b. Rangkaian SR Flip-Flop dengan 2 buah gerbang NAND

Sifat NAND yaitu dominan 0 sehingga jika salah satu input berlogic 0 maka dipastikan output akan berlogic 1. Dan jika semua input berlogic 1 maka outputnya berlogic 0.


Rangkaian:



Tabel Kebenaran:

S	R	Q_{n+1}	$\overline{Q}_{n+1}$	
0	0	**1**	**1**	→ Keadaan Illegal (Avoid)
0	1	**1**	**0**	→ Keadaan Set (Preset)
1	0	**0**	**1**	→ Keadaan Reset (Clear)
1	1	Q_n	$\overline{Q}_n$	→ Keadaan Memory

c. Rangkaian SR-T Flip-Flop dengan Enable (NOR)




Keterangan: T = Enable

Tabel Kebenaran:

T	S	R	Q_{n+1}	$\overline{Q}_{n+1}$	
0	0	0	Q_n	$\overline{Q}_n$	→ Keadaan Memory
0	0	1	Q_n	$\overline{Q}_n$	→ Keadaan Memory
0	1	0	Q_n	$\overline{Q}_n$	→ Keadaan Memory
0	1	1	Q_n	$\overline{Q}_n$	→ Keadaan Memory
1	0	0	Q_n	$\overline{Q}_n$	→ Keadaan Memory
1	0	1	**0**	**1**	→ Keadaan Reset (Clear)
1	1	0	**1**	**0**	→ Keadaan Set (Preset)
1	1	1	**0**	**0**	→ Keadaan Illegal (Avoid)

d. Rangkaian SR-T Flip-Flop dengan Enable (NAND)



Keterangan: T = Enable

Tabel Kebenaran:


T	S	R	Q_{n+1}	$\overline{Q}_{n+1}$	
0	0	0	Q_n	$\overline{Q}_n$	→ **Keadaan Memory**
0	0	1	Q_n	$\overline{Q}_n$	→ **Keadaan Memory**
0	1	0	Q_n	$\overline{Q}_n$	→ **Keadaan Memory**
0	1	1	Q_n	$\overline{Q}_n$	→ **Keadaan Memory**
1	0	0	Q_n	$\overline{Q}_n$	→ **Keadaan Memory**
1	0	1	**0**	**1**	→ **Keadaan Reset (Clear)**
1	1	0	**1**	**0**	→ **Keadaan Set (Preset)**
1	1	1	**1**	**1**	→ **Keadaan Illegal (Avoid)**

C. ALAT DAN BAHAN YANG DIPERGUNAKAN


1. Breadboard : 1 buah
2. Adaptor 5V 2A : 1 buah
3. Jack DC Female Terminal : 1 buah
4. Resistor : 2 buah (330 Ω)
5. LED : 2 buah
6. Komponen IC :
   a) IC 7400 1 buah
   b) IC 7402 1 buah
   c) IC 7408 1 buah

D. LANGKAH KERJA DAN RANGKAIAN PERCOBAAN


1. Menyiapkan alat-alat dan komponen yang dibutuhkan
2. Merangkaikan rangkaian berikut pada *breadboard*
   a. Rangkaian SR Flip-Flop dengan 2 buah gerbang NOR




b. Rangkaian SR Flip-Flop dengan 2 buah gerbang NAND



c. Rangkaian SR-T Flip-Flop dengan Enable (NOR)



d. Rangkaian SR-T Flip-Flop dengan Enable (NAND)




3. Lihatlah Datasheet untuk mengetahui gerbang dan kaki-kaki IC yang menjadi *input* dan *output*nya
4. Memasangkan resistor 330 Ω dan LED pada *breadboard*. Menyambungkan kaki negatif LED ke jalur negatif pada *breadboard*
5. Memasangkan Jack DC Female Terminal dengan Adapter 5V 2A
6. Memasangkan kabel jumper ke positif dan negatif Jack DC Female Terminal
7. Memasangkan adapter ke sumber listrik, kemudian memasangkan jumper positif adapter ke jalur positif *breadboard* dan memasangkan jumper negatif adapter ke jalur negatif *breadboard*.
8. Menghubungkan jalur-jalur positif *breadboard* menggunakan kabel jumper. Kemudian menghubungkan jalur-jalur negatif *breadboard* menggunakan kabel jumper
9. Menguji tabel kebenaran dari tabel data uji. Ketika menguji illegal maka input S dan R disatukan ke 1 jalur breadboard. Dan untuk SR-T, enable T tidak disejalurkan dengan input S dan R akan tetapi input T dilogickan dengan 1.
10. Mengamati apakah lampu LED menyala atau mati kemudian mencatat hasil pengamatan ke dalam tabel hasil pengamatan

11. Lakukan hal yang sama dengan percobaan ke-1, ke-2 dan ke-3. Untuk percobaan ke-4 rangkaian SR-T Flip-Flop dengan Enable (NAND) rangkaikan menggunakan aplikasi proteus.

E. SOAL DAN HASIL PERCOBAAN

1. Percobaan ke-1 Rangkaian SR Flip-Flop dengan 2 buah gerbang NOR
   1) Buatlah rangkaian SR Flip-Flop dengan 2 buah gerbang NOR

      Jawab:




   2) Implementasikan rangkaian tersebut pada *breadboard*
   3) Tabel hasil percobaan

Input		Output		Hasil Output LED		
S	**R**	Q_{n+1}	$\overline{Q}_{n+1}$	Q_{n+1}	$\overline{Q}_{n+1}$	
0	1	0	1	mati	menyala	→ **Keadaan Set (Preset)**
0	0	0	1	mati	menyala	→ **Keadaan Memory**
1	0	1	0	menyala	mati	→ **Keadaan Reset (Clear)**
0	0	1	0	menyala	mati	→ **Keadaan Memory**
1	1	0	0	mati	mati	→ **Keadaan Illegal (Avoid)**
0	0	0	1	mati	menyala	→ **Keadaan Memory**
1	0	1	0	menyala	mati	→ **Keadaan Reset (Clear)**
1	1	0	0	mati	mati	→ **Keadaan Illegal (Avoid)**
0	1	0	1	mati	menyala	→ **Keadaan Set (Preset)**
0	0	0	1	mati	menyala	→ **Keadaan Memory**

2. Percobaan ke-2 Rangkaian SR Flip-Flop dengan 2 buah gerbang NAND
   1) Buatlah rangkaian SR Flip-Flop dengan 2 buah gerbang NAND

      Jawab:




   2) Implementasikan rangkaian tersebut pada *breadboard*

3) Tabel hasil percobaan

Input		Output		Hasil Output LED		
S	R	Q_{n+1}	$\overline{Q}_{n+1}$	Q_{n+1}	$\overline{Q}_{n+1}$	
0	1	1	0	menyala	mati	→ **Keadaan Reset (Clear)**
1	1	1	0	menyala	mati	→ **Keadaan Memory**
1	0	0	1	mati	menyala	→ **Keadaan Set (Preset)**
1	1	0	1	mati	menyala	→ **Keadaan Memory**
0	0	1	1	menyala	menyala	→ **Keadaan Illegal (Avoid)**
1	1	1	0	menyala	mati	→ **Keadaan Memory**
1	0	0	1	mati	menyala	→ **Keadaan Set (Preset)**
0	0	1	1	menyala	menyala	→ **Keadaan Illegal (Avoid)**
0	1	1	0	menyala	mati	→ **Keadaan Reset (Clear)**
1	1	1	0	menyala	mati	→ **Keadaan Memory**

3. Percobaan ke-3 Rangkaian SR-T Flip-Flop dengan Enable (NOR)
   1) Buatlah rangkaian SR-T Flip-Flop dengan enable (NOR)

      Jawab:




   2) Implementasikan rangkaian tersebut pada *breadboard*
   3) Tabel hasil percobaan

Input			Output		Hasil Output LED		
T	S	R	Q_{n+1}	$\overline{Q}_{n+1}$	Q_{n+1}	$\overline{Q}_{n+1}$	
1	0	1	0	1	mati	menyala	→ **Keadaan Reset (Clear)**
0	0	1	0	1	mati	menyala	→ **Keadaan Memory**
1	1	0	1	0	menyala	mati	→ **Keadaan Set (Preset)**
0	1	0	1	0	menyala	mati	→ **Keadaan Memory**
1	1	1	0	0	mati	mati	→ **Keadaan Illegal (Avoid)**
0	0	0	1	0	menyala	mati	→ **Keadaan Memory**
1	1	1	0	0	mati	mati	→ **Keadaan Illegal (Avoid)**
0	1	1	1	0	menyala	mati	→ **Keadaan Memory**
1	1	0	1	0	menyala	mati	→ **Keadaan Set (Preset)**
1	0	0	1	0	menyala	mati	→ **Keadaan Memory**

4. Percobaan ke-4 Rangkaian SR-T Flip-Flop dengan Enable (NAND)
   1) Buatlah rangkaian SR-T Flip-Flop dengan enable (NAND)







      Jawab:









   2) Implementasikan rangkaian tersebut pada *breadboard*
   3) Tabel hasil percobaaan

Input			Output		Hasil Output LED		
T	**S**	**R**	Q_{n+1}	$\overline{Q}_{n+1}$	Q_{n+1}	$\overline{Q}_{n+1}$	
1	0	1	0	1	mati	menyala	→ **Keadaan Reset (Clear)**
0	0	1	0	1	mati	menyala	→ **Keadaan Memory**
1	1	0	1	0	menyala	mati	→ **Keadaan Set (Preset)**
0	1	0	1	0	menyala	mati	→ **Keadaan Memory**
1	1	1	1	1	menyala	menyala	→ **Keadaan Illegal (Avoid)**
0	0	0	0	0	mati	mati	→ **Keadaan Memory**
1	1	1	1	1	menyala	menyala	→ **Keadaan Illegal (Avoid)**
0	1	1	0	0	mati	mati	→ **Keadaan Memory**
1	1	0	0	1	mati	menyala	→ **Keadaan Reset (Clear)**
1	0	0	0	1	mati	menyala	→ **Keadaan Memory**







Tabel Dokumentasi Hasil Percobaan ke-1 Rangkaian SR Flip-Flop dengan 2 buah gerbang NOR

Input		Hasil Output LED
S	R	
0	1	
0	0	
1	0	
0	0	
1	1	
0	0	







Tabel Dokumentasi Hasil Percobaan ke-2 Rangkaian SR Flip-Flop dengan 2 buah gerbang NAND

Input		Hasil Output LED
S	R	
0	1	
1	1	
1	0	
1	1	
0	0	
1	1	

Tabel Dokumentasi Hasil Percobaan ke-3 Rangkaian SR-T Flip-Flop dengan enable (NOR)

Input			Hasil Output LED
T	S	R	
1	0	1	
0	0	1	
1	1	0	
0	1	0	
1	1	1	
0	0	0	

Tabel Dokumentasi Hasil Percobaan ke-4 Rangkaian SR-T Flip-Flop dengan enable (NAND)

Input			Hasil Output LED
T	S	R	
1	0	1	
0	0	1	
1	1	0	
0	1	0	
1	1	1	
0	0	0	

F. ANALISA DATA

1. Percobaan ke-1 Rangkaian SR Flip-Flop dengan 2 buah gerbang NOR

Pada percobaan ke-1 yaitu rangkaian SR-Latch dengan 2 buah gerbang NOR. Mula-mula flip-flop diatur agar memiliki output Reset, yaitu dengan input S=0 dan R=1. Hal tersebut membuat output Q = 0 dan $\overline{Q}$ = 1. Setelah itu flip-flop diatur agar memiliki output memory yaitu dengan cara mengubah R menjadi berlogic 0, sehingga input menjadi S = 0 dan R = 0. Hal yang terjadi setelah itu adalah output tetap Q = 0 dan $\overline{Q}$ = 1. Setelah itu flip-flop diatur agar memiliki output Set, yaitu dengan cara mengubah S menjadi berlogic 1, sehingga input menjadi S = 1 dan R = 0. Hal tersebut membuat output Q = 1 dan $\overline{Q}$ = 0. Setelah itu flip-flop diatur agar memiliki output memory yaitu dengan cara mengubah R menjadi berlogic 0, sehingga input menjadi S = 0 dan R = 0. Hal yang terjadi setelah itu adalah output tetap Q = 1 dan $\overline{Q}$ = 0. Dapat dilihat jika suatu rangkaian SR-Latch diatur ke suatu keadaan (Set atau Reset) kemudian diatur ke memory, maka outputnya akan sama seperti keadaan tepat sebelumnya, apakah itu Set atau Reset. Kemudian, dilakukan percobaan untuk melihat keadaan jika memory diatur setelah keadaan illegal. Dimasukkan input yaitu S = 1 dan R = 1 yang merupakan input yang menghasilkan output illegal pada SR-Latch gerbang NOR, dan menghasilkan output Q = 0 dan $\overline{Q}$ = 0. Setelah itu, input diubah menjadi input yang menghasilkan memory yaitu S = 0 dan R = 0. Dari percobaan yang telah dilakukan, dapat dilihat juga di tabel hasil percobaan, outputnya menjadi Q = 0 dan $\overline{Q}$ = 1. Jika dilakukan penggantian input secara terus menerus dari illegal ke memory maka outputnya juga tetap Q = 0 dan $\overline{Q}$ = 1. Secara teori, illegal ke memory itu tidak mungkin, jadi saat praktikum output ketika memory setelah illegal bergantung pada kemampuan gate di dalam IC, dalam praktikum yang telah dilakukan dapat diartikan bahwa gate yang terhubung ke $\overline{Q}$ memproses input lebih cepat.

2. Percobaan ke-2 Rangkaian SR Flip-Flop dengan 2 buah gerbang NAND

Pada percobaan ke-2 yaitu rangkaian SR-Latch dengan 2 buah gerbang NAND. Mula-mula flip-flop diatur agar memiliki output Set, yaitu dengan input S=0 dan R=1. Hal tersebut membuat output Q = 1 dan $\overline{Q}$ = 0. Setelah itu flip-flop diatur agar memiliki output memory yaitu dengan cara mengubah S menjadi berlogic 1, sehingga input menjadi S = 1 dan R = 1. Hal yang terjadi setelah itu adalah output tetap Q = 1 dan $\overline{Q}$ = 0. Setelah itu flip-flop diatur agar memiliki output Reset, yaitu dengan cara mengubah R menjadi berlogic 0, sehingga input menjadi S = 1 dan R = 0. Hal tersebut membuat output Q = 0 dan $\overline{Q}$ = 1. Setelah itu flip-flop diatur agar memiliki output memory yaitu dengan cara mengubah R menjadi berlogic 1, sehingga input menjadi S = 1 dan R = 1. Hal yang terjadi setelah itu adalah output tetap Q = 0 dan $\overline{Q}$ = 1. Dapat dilihat jika suatu rangkaian SR-Latch diatur ke suatu keadaan (Set atau Reset) kemudian diatur ke memory, maka outputnya akan sama seperti keadaan tepat sebelumnya, apakah itu Set atau Reset. Kemudian, dilakukan percobaan untuk melihat keadaan jika memory diatur setelah keadaan illegal. Dimasukkan input yaitu S = 0 dan R = 0 yang merupakan input yang

menghasilkan output illegal pada SR-Latch gerbang NAND, dan menghasilkan output $Q = 1$ dan $\overline{Q} = 1$. Setelah itu, input diubah menjadi input yang menghasilkan memory yaitu S = 1 dan R = 1. Dari percobaan yang telah dilakukan, dapat dilihat juga di tabel hasil percobaan, outputnya menjadi $Q = 1$ dan $\overline{Q} = 0$. Jika dilakukan penggantian input secara terus menerus dari illegal ke memory maka outputnya juga tetap $Q = 1$ dan $\overline{Q} = 0$. Secara teori, illegal ke memory itu tidak mungkin, jadi saat praktikum output ketika memory setelah illegal bergantung pada kemampuan gate di dalam IC, dalam praktikum yang telah dilakukan dapat diartikan bahwa gate yang terhubung ke Q memproses input lebih cepat.

3. Percobaan ke-3 Rangkaian SR-T Flip-Flop dengan Enable (NOR)

Pada percobaan ke-3 yaitu rangkaian SR-T-Latch dengan enable (NOR). Pada percobaan ini, rangkaian SR-Latch gerbang NOR ditambah dengan enable dengan gerbang AND. Mula-mula rangkaian diatur agar memiliki output reset, yaotu dengan input T = 1, S = 0, dan R = 1, output yang dihasilkan adalah $Q = 0$ dan $\overline{Q} = 1$, kemudian rangkaian diatur agar memiliki output memory, yaitu dengan cara mengubah T menjadi berlogic 0. Setelah mengubah T menjadi 0, output yang dihasilkan tetap yaitu $Q = 0$ dan $\overline{Q} = 1$. Kemudian rangkaian diatur agar memiliki output set, yaitu dengan input T = 1, S = 1, dan R = 0, output yang dihasilkan adalah $Q = 1$ dan $\overline{Q} = 0$, kemudian rangkaian diatur agar memiliki output memory, yaitu dengan cara mengubah T menjadi berlogic 0. Setelah mengubah T menjadi 0, output yang dihasilkan tetap yaitu $Q = 1$ dan $\overline{Q} = 0$. Dapat dilihat dari praktikum dan tabel hasil praktikum bahwa jika rangakaian SR-T-Latch diatur ke memory maka akan mempertahankan keadaan tepat sebelumnya, apakah itu set atau reset. Pada rangkaian dengan enable, untuk mengubah ke keadaan memory hanya perlu mengubah input T menjadi 0. Karena untuk semua input T = 0, outputnya akan menghasilkan memory. Kemudian, dilakukan percobaan untuk melihat keadaan jika memory diatur setelah keadaan illegal. Dimasukkan input yaitu T = 1, S = 1 dan R = 1 yang merupakan input yang menghasilkan output illegal pada SR-T-Latch gerbang NOR, dan menghasilkan output $Q = 0$ dan $\overline{Q} = 0$. Setelah itu, input diubah menjadi input yang menghasilkan memory yaitu dengan cara mengubah input T menjadi berlogic 0. Dari percobaan yang telah dilakukan, dapat dilihat juga di tabel hasil percobaan, outputnya menjadi $Q = 1$ dan $\overline{Q} = 0$. Jika dilakukan penggantian input secara terus menerus dari illegal ke memory maka outputnya juga tetap $Q = 1$ dan $\overline{Q} = 0$. Secara teori, illegal ke memory itu tidak mungkin, jadi saat praktikum output ketika memory setelah illegal bergantung pada kemampuan gate di dalam IC, dalam praktikum yang telah dilakukan dapat diartikan bahwa gate yang terhubung langsung ke Q memproses input lebih cepat.

4. **Percobaan ke-4 Rangkaian SR-T Flip-Flop dengan Enable (NAND)**

Pada percobaan ke-4 yaitu rangkaian SR-T-Latch dengan enable (NAND). Percobaan ke-4 ini dilakukan pada simulator (proteus). Pada percobaan ini, rangkaian SR-Latch gerbang NAND ditambah dengan enable dengan gerbang NAND. Mula-mula rangkaian diatur agar memiliki output reset, yaitu dengan input T = 1, S = 0, dan R = 1, output yang dihasilkan adalah Q = 0 dan $\overline{Q}$ = 1, kemudian rangkaian diatur agar memiliki output memory, yaitu dengan cara mengubah T menjadi berlogic 0. Setelah mengubah T menjadi 0, output yang dihasilkan tetap yaitu Q = 0 dan $\overline{Q}$ = 1. Kemudian rangkaian diatur agar memiliki output set, yaitu dengan input T = 1, S = 1, dan R = 0, output yang dihasilkan adalah Q = 1 dan $\overline{Q}$ = 0, kemudian rangkaian diatur agar memiliki output memory, yaitu dengan cara mengubah T menjadi berlogic 0. Setelah mengubah T menjadi 0, output yang dihasilkan tetap yaitu Q = 1 dan $\overline{Q}$ = 0. Dapat dilihat dari praktikum dan tabel hasil praktikum bahwa jika rangakaian SR-T-Latch diatur ke memory maka akan mempertahankan keadaan tepat sebelumnya, apakah itu set atau reset. Pada rangkaian dengan enable, untuk mengubah ke keadaan memory hanya perlu mengubah input T menjadi 0. Karena untuk semua input T = 0, outputnya akan menghasilkan memory. Kemudian, dilakukan percobaan untuk melihat keadaan jika memory diatur setelah keadaan illegal. Dimasukkan input yaitu T = 1, S = 1 dan R = 1 yang merupakan input yang menghasilkan output illegal pada SR-T-Latch gerbang NOR, dan menghasilkan output Q = 0 dan $\overline{Q}$ = 0. Setelah itu, input diubah menjadi input yang menghasilkan memory, yaitu dengan cara mengubah input T menjadi berlogic 0. Dari percobaan yang telah dilakukan, dapat dilihat juga di tabel hasil percobaan, outputnya menjadi Q = 0 dan $\overline{Q}$ = 0. Berbeda dengan percobaan sebelumnya, karena percobaan ke-4 ini dilakukan di simulator maka tidak ada gate yang bekerja lebih cepat antara satu dengan yang lain, oleh karena itu output yang dihasilkan adalah kedua LED mati.

G. KESIMPULAN

- Pada rangkaian SR-Latch menggunakan 2 buah gerbang NOR dapat dibuktikan keadaan Set ketika input S = 1 dan R = 0 dengan output LED Q menyala dan $\overline{Q}$ mati. Keadaan reset juga dapat dibuktikan ketika input S = 0 dan R = 1 dengan output LED Q mati dan $\overline{Q}$ menyala. Keadaan memory terbukti ketika input S = R = 0 dengan output sama dengan keadaan tepat sebelumnya. Keadaan illegal juga dapat dibuktikan ketika input S = R = 1 dengan output kedua LED mati.
- Pada rangkaian SR-Latch menggunakan 2 buah gerbang NAND dapat dibuktikan keadaan Set ketika input S = 0 dan R = 1 dengan output LED Q menyala dan $\overline{Q}$ mati. Keadaan reset juga dapat dibuktikan ketika input S = 1 dan R = 0 dengan output LED Q mati dan $\overline{Q}$ menyala. Keadaan memory terbukti ketika input S = R = 1 dengan output sama dengan keadaan tepat sebelumnya. Keadaan illegal juga dapat dibuktikan ketika input S = R = 0 dengan output kedua LED menyala.
- Pada rangkaiaan SR-T-Latch, dengan gerbang NOR maupun NAND, memiliki pasangan input dan output yang sama. Jika T = 0 maka untuk semua input S dan R

akan memiliki output memory. Jika T = 1 maka output akan bergantung pada input S dan R nya. Jika S = 1 dan R = 0 maka akan terjadi keaadan Set dengan output LED Q nyala dan $\overline{Q}$ mati. Jika S = 0 dan R = 1 maka akan terjadi keaadaan Reset dengan output LED Q mati dan $\overline{Q}$ nyala. Keadaan illegal akan terjadi ketika S = R = 1, Jika rangkaian menggunakan gerbang NOR maka kedua LED mati, jika menggunakan gerbang NAND kedua LED menyala.

- Keaadan memory akan mengeluarkan output yang sama dengan tepat sebelumnya. Kecuali jika memory terjadi setelah illegal, output akan bergantung pada kecepatan gate memproses. Hal tersebut berlaku untuk semua SR-Latch. Keaadan illegal juga merupakan kelemahan dari SR-Latch

H. SARAN

1. Cek terlebih dahulu kondisi alat-alat dan komponen yang akan digunakan sebelum praktikum
2. Pahami teori SR-Latch terlebih dahulu sebelum melakukan praktikum SR-Latch
3. Ketahui nomor-nomor kaki pada IC dari datasheet kemudian tuliskan nomor kaki pada skema rangkaian untuk mempermudah perangkaian

I. DAFTAR PUSTAKA

[1] Lakshmiprabha, "Latches in Digital Logic," geeksforgeeks.org, Selasa Februari 2023. [Online]. Available: https://www.geeksforgeeks.org/latches-in-digital-logic/. [Accessed 27 Agustus 2023].

[2] O. M. Urias, "The S-R Latch (Quickstart Tutorial)," build-electronic-circuits.com, Kamis Oktober 2022. [Online]. Available: https://www.build-electronic-circuits.com/s-r-latch/. [Accessed 27 Agustus 2023].